AM3352BZCZA100
Асаблівасці
Да 1 ГГц Sitara™ ARM® Cortex®
-A8 32-разрадны працэсар RISC
– Капрацэсар NEON™ SIMD
– 32 КБ інструкцый L1 і 32 КБ кэша дадзеных з адной памылкай
Выяўленне
– 256 КБ кэш-памяці L2 з кодам выпраўлення памылак (ECC)
– 176 КБ загрузнага ПЗУ на чыпе
– 64 КБ выдзеленай аператыўнай памяці
– Эмуляцыя і адладка - JTAG
- Кантролер перапынення (да 128 запытаў перапынення)
Убудаваная памяць (агульная аператыўная памяць L3)
– 64 КБ аператыўнай памяці кантролера памяці агульнага прызначэння (OCMC).
- Даступна ўсім майстрам
– Падтрымка захавання для хуткага абуджэння
Інтэрфейсы знешняй памяці (EMIF)
– mDDR(LPDDR), DDR2, DDR3, DDR3L
Кантралёр
– mDDR: тактавая частата 200 МГц (хуткасць перадачы дадзеных 400 МГц)
– DDR2: тактавая частата 266 МГц (хуткасць перадачы дадзеных 532 МГц)
– DDR3: тактавая частата 400 МГц (хуткасць перадачы дадзеных 800 МГц)
– DDR3L: тактавая частата 400 МГц (хуткасць перадачы дадзеных 800 МГц)
– 16-бітная шына дадзеных
– 1 ГБ агульнай адраснай прасторы
– Падтрымлівае адну канфігурацыю прылады памяці x16 або дзве x8
- Кантролер памяці агульнага прызначэння (GPMC)
– Гнуткі 8-бітны і 16-бітны асінхронны інтэрфейс памяці з выбарам да сямі чыпаў (NAND, NOR, Muxed-NOR, SRAM)
– Выкарыстоўвае код BCH для падтрымкі 4-, 8- або 16-бітнага ECC
– Выкарыстоўвае код Хэммінга для падтрымкі 1-бітнага ECC
– Модуль лакатара памылак (ELM)
– Выкарыстоўваецца ў спалучэнні з GPMC для пошуку адрасоў памылак дадзеных з паліномаў сіндрому, створаных з выкарыстаннем алгарытму BCH
– Падтрымка 4-, 8- і 16-бітных памылак на 512-байтны блок на аснове алгарытмаў BCH
Падсістэма праграмаванага блока рэальнага часу і падсістэма прамысловай сувязі (PRU-ICSS)
– Падтрымка такіх пратаколаў, як EtherCAT®, PROFIBUS, PROFINET, EtherNet/IP™ і іншыя
- Два праграмуемых блока рэальнага часу (PRU)
– 32-бітны RISC-працэсар загрузкі/захоўвання, здольны працаваць на частаце 200 Мгц
– 8 КБ аператыўнай памяці інструкцый з выяўленнем адной памылкі (цотнасць)
- 8 КБ аператыўнай памяці для даных з выяўленнем адной памылкі (парытэт)
– Аднацыклавы 32-бітны множнік з 64-бітным акумулятарам
– Палепшаны модуль GPIO забяспечвае падтрымку ShiftIn/Out і паралельную фіксацыю вонкавага сігналу
– 12 КБ агульнай аператыўнай памяці з выяўленнем адной памылкі (парытэт)
– Тры 120-байтныя банкі рэгістраў, даступныя кожнаму PRU
– Кантролер перапынення (INTC) для апрацоўкі падзей уводу сістэмы
– Лакальная міжканэктыўная шына для падлучэння ўнутраных і знешніх майстроў да рэсурсаў у PRU-ICSS
– Перыферыйныя прылады ўнутры PRU-ICSS:
- Адзін порт UART са штыфтамі кіравання патокам,
Падтрымлівае да 12 Мбіт/с
– Адзін модуль пашыранага захопу (eCAP).
– Два парты MII Ethernet, якія падтрымліваюць Industrial
Ethernet, напрыклад EtherCAT
- Адзін порт MDIO
Модуль харчавання, скіду і кіравання гадзіннікам (PRCM).
– Кантралюе ўваход і выхад з рэжымаў чакання і глыбокага сну
– Адказвае за паслядоўнасць сну, паслядоўнасць выключэння дамена харчавання, паслядоўнасць абуджэння і паслядоўнасць уключэння дамена харчавання
– Гадзіннікі
– Убудаваны высокачашчынны дыяпазон ад 15 да 35 МГц
Асцылятар, які выкарыстоўваецца для стварэння эталоннага тактавага сігналу для розных сістэмных і перыферыйных тактавых сігналаў
– Падтрымка ўключэння і адключэння індывідуальнага гадзінніка
Кантроль для падсістэм і перыферыйных прылад
Садзейнічанне зніжэння энергаспажывання
– Пяць ADPLL для генерацыі сістэмных гадзіннікаў
(Падсістэма MPU, інтэрфейс DDR, USB і перыферыйныя прылады [MMC і SD, UART, SPI, I2C], L3, L4, Ethernet, GFX [SGX530], LCD Pixel Clock)
